半導体テスト装置市場の構造
半導体テスト装置（ATE: Automated Test Equipment）は、IC（集積回路）の電気的特性を検査し、不良品を除外する役割を果たす後工程装置です。市場規模は2024年に142億ドル、2029年には192億ドルに達すると予測されており、AI・HPC・5G・自動運転向け半導体の高度化により年率6.2%で成長しています。
この市場は日米2社による寡占構造が特徴で、アドバンテスト（日本）とTeradyne（米国）が世界シェアの約95%を占めています。アドバンテストは特にGPU向けテスタ市場をほぼ独占し、DRAM検査装置では首位を維持。2022年時点で市場全体の57%のシェアを獲得しており、生成AIブームによるNVIDIA向けGPUテスト需要の拡大が成長を牽引しています。
テスタは対象デバイスにより大別され、メモリテスタ（DRAM・NAND向け同時測定対応）、SoCテスタ（ロジック・アナログ・RF混載デバイス対応）、アナログテスタ、イメージセンサーテスタなどがあります。アドバンテストのV93000やT2000（SoC向け）、T5833（メモリ向け）は業界標準として採用され、Teradyneも1966年に世界初のATE製品化以来の技術蓄積を持ちます。
日本企業は検査装置分野で圧倒的な競争力を持ち、日本メーカーシェアが50%を超える装置の一つが「テスタ」です。アドバンテストに加え、テセック（高低温環境対応で自動車・パワー半導体向けに強み）、ウインテスト（イメージセンサー検査装置）、テラプローブ（台湾力成科技傘下でメモリ・システムLSI）など専門特化企業も存在します。プローブカード分野では日本電子材料（世界4位）、日本マイクロニクス（DRAM・NAND対応）が後工程検査を支えています。
装置選定では、対応プロセスノード（先端5nm以下か成熟28nm以上か）、同時測定チャネル数（テストコスト削減に直結）、プロービング精度（微細化対応）、アップタイムとメンテナンス性が重要な評価軸となります。特にチップレット・3D ICなど新アーキテクチャに対応した高ピンカウントテスタへの投資が、今後のサプライヤー競争力を分けるポイントです。